Verilog

rss_feed

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

  • 新着

  • アクティブ

  • 未回答

  • 未解決

  • 注目

  • 解決済

思考するエンジニアのためのQ&Aサイト「teratail」について詳しく知る