verilog DSPについて

Question

現在、vivadoのGUIでDSPブロックを設計しています。
そこで質問なのですが、verilogコードでDSPを設計することは可能でしょうか。
調べたところ推論(？)というもので明示的に書けるとあったのですが、具体的に以下のようにA×B+Cを書くとするとどのように書くのでしょうか。

A×Bの後と出力の前にレジスタをはさんでいる実装です。

Comments

[hillacken]

画像はありません？

Answer 1

できます。
module mydsp(input clk, input [15:0]a,b,c,output [31:0] x) ;
assign x = a * b + c ;
endmodule
で計算できます。(文法ミスがなければ)

実のところ、Cで
void mydsp(int a,int b, int c, int &x) {
x = a * b + c ;
}
と書いてもVivado_HLSを持っていれば合成できます。