質問をすることでしか得られない、回答やアドバイスがある。

15分調べてもわからないことは、質問しよう!

新規登録して質問してみよう
ただいま回答率
85.50%
Verilog

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

FPGA

FPGAは、製造後でも設計者によって書き換えができる論理回路です。即時に書き換えが可能なため、開発期間を短縮することが可能。何度でも書き換えられるといった柔軟性があるため、製造や開発における費用も削減できるといったメリットがあります。

Q&A

1回答

1846閲覧

verilog DSPについて

syana2000

総合スコア34

Verilog

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

FPGA

FPGAは、製造後でも設計者によって書き換えができる論理回路です。即時に書き換えが可能なため、開発期間を短縮することが可能。何度でも書き換えられるといった柔軟性があるため、製造や開発における費用も削減できるといったメリットがあります。

0グッド

0クリップ

投稿2017/10/24 08:29

編集2022/01/12 10:55

現在、vivadoのGUIでDSPブロックを設計しています。
そこで質問なのですが、verilogコードでDSPを設計することは可能でしょうか。
調べたところ推論(?)というもので明示的に書けるとあったのですが、具体的に以下のようにA×B+Cを書くとするとどのように書くのでしょうか。

A×Bの後と出力の前にレジスタをはさんでいる実装です。

イメージ説明

気になる質問をクリップする

クリップした質問は、後からいつでもMYページで確認できます。

またクリップした質問に回答があった際、通知やメールを受け取ることができます。

バッドをするには、ログインかつ

こちらの条件を満たす必要があります。

hillacken

2017/11/30 07:30

画像はありません?
guest

回答1

0

できます。
module mydsp(input clk, input [15:0]a,b,c,output [31:0] x) ;
assign x = a * b + c ;
endmodule
で計算できます。(文法ミスがなければ)

実のところ、Cで
void mydsp(int a,int b, int c, int &x) {
x = a * b + c ;
}
と書いてもVivado_HLSを持っていれば合成できます。

投稿2017/12/14 06:59

gm300

総合スコア580

バッドをするには、ログインかつ

こちらの条件を満たす必要があります。

あなたの回答

tips

太字

斜体

打ち消し線

見出し

引用テキストの挿入

コードの挿入

リンクの挿入

リストの挿入

番号リストの挿入

表の挿入

水平線の挿入

プレビュー

まだベストアンサーが選ばれていません

会員登録して回答してみよう

アカウントをお持ちの方は

15分調べてもわからないことは
teratailで質問しよう!

ただいまの回答率
85.50%

質問をまとめることで
思考を整理して素早く解決

テンプレート機能で
簡単に質問をまとめる

質問する

関連した質問