vhdlのbit数の変更について

Question

vhdlのコードを書いています。

現在取り込むデータを in std_logic_vector（15 downto 0）で定義しているのですが、これを12bitに変更し行いたいです。
単にin std_ logic_vector（11 downto 0）で定義するとエラーになってしまいます。

この16bitで定義されたものを12bitに変更するには
どのようにすれば良いか教えていただきたいです。
よろしくお願いします。

Comments

[ozwk]

エラーの内容はなんですか？

[y_waiwai]

エラーが出たなら、エラーメッセージを提示しましょう
エラーメッセージは、よけいな省略翻訳しないで出たそのママをコピペで提示してください

そして、コードを提示しましょう

Answer 1

bit数を変更できない、のではなく、そこで変更したものが、コードの他の場所でその記述と辻褄が合わなくなってエラーが出ているだけ、です。
その変更したbit数に合わせて、コードを変更する必要があります