Makefileの書き方について

Question

下記のようなフォルダ構成で、Makefileによって実行ファイルを生成したいと考えています。

├── Makefile
├── inc
│   ├── sum.hpp
│   └── sub.hpp
└── src
│   ├── sum.cpp
│   ├── sub.cpp
│   └── main.cpp
└── obj

上記のフォルダ構成で、Makefileを実行したとき、下記のようにしたいと考えています。

├── Makefile
├── inc
│   ├── sum.hpp
│   └── sub.hpp
└── src
│   ├── sum.cpp
│   ├── sub.cpp
│   └── main.cpp
└── obj
│   ├── sum.o
│   ├── sub.o
│   └── main.o
└── main

そこで下記のようなMakefileを書きました

CC = g++
CFLAGS = -O0 -g -Wall
INCLUDE = -I./inc
SRCS_BASES = main\
             sub\
             sum

SRCDIR = ./src
OBJDIR = ./obj
TARGET = main

SRCS = $(addprefix $(SRCDIR)/, $(addsuffix .cpp, $(SRCS_BASES)))
OBJS = $(addprefix $(OBJDIR)/, $(addsuffix .o, $(SRCS_BASES)))

$(TARGET): $(OBJS)
	$(CC) -o $@ $^

$(OBJS): $(SRCS)
	$(CC) $(CFLAGS) $(INCLUDE) -o $@ -c $<

ALL: clean $(TARGET)

clean:
	rm -f test ./obj/test.o ./obj/sub.o ./obj/sum.o

しかし、上記Makefileを実行すると、
g++ -O0 -g -Wall -I./inc -o obj/test.o -c src/test.cpp
g++ -O0 -g -Wall -I./inc -o obj/sub.o -c src/test.cpp
g++ -O0 -g -Wall -I./inc -o obj/sum.o -c src/test.cpp
g++ -o test obj/test.o obj/sub.o obj/sum.o

となってしまいます。
私としては、
g++ -O0 -g -Wall -I./inc -o obj/test.o -c src/test.cpp
g++ -O0 -g -Wall -I./inc -o obj/sub.o -c src/sub.cpp
g++ -O0 -g -Wall -I./inc -o obj/sum.o -c src/sum.cpp
g++ -o test obj/test.o obj/sub.o obj/sum.o
としたいです。
どのようにMakefileを修正すれば、私が望むような形になるのでしょうか…。
ご教授いただけますと幸いです。

Answer 1

以下の修正でどうでしょうか？
本題ではありませんがcleanターゲットのところも指定がおかしかったのでそちらも修正しました。

$ diff -u Makefile.old Makefile
--- Makefile.old        2020-10-18 15:20:56.104874495 +0900
+++ Makefile    2020-10-18 15:27:34.629452273 +0900
@@ -15,10 +15,10 @@
 $(TARGET): $(OBJS)
        $(CC) -o $@ $^
 
-$(OBJS): $(SRCS)
+$(OBJDIR)/%.o: $(SRCDIR)/%.cpp
        $(CC) $(CFLAGS) $(INCLUDE) -o $@ -c $<
 
 ALL: clean $(TARGET)
 
 clean:
-       rm -f test ./obj/test.o ./obj/sub.o ./obj/sum.o
+       rm -f $(TARGET) $(OBJS)

#※コメントを受けて追記。

$(OBJS): $(SRCS)

は

obj/main.o obj/sub.o obj/sum.o: src/main.cpp src/sub.cpp src/sum.cpp

と展開されて、これは

obj/main.o: src/main.cpp src/sub.cpp src/sum.cpp

obj/sub.o: src/main.cpp src/sub.cpp src/sum.cpp

obj/sum.o: src/main.cpp src/sub.cpp src/sum.cpp

という依存関係を表します。

    $(CC) $(CFLAGS) $(INCLUDE) -o $@ -c $<

の「$<」は依存ファイルのうちの先頭の1つだけを表すのでどれもsrc/main.cppに展開されてしまいます。

本来の依存関係は、

obj/main.o: src/main.cpp

obj/sub.o: src/sub.cpp

obj/sum.o: src/sum.cpp

となるべきで、それをワイルドカードで短く書くことが出来るGNU makeの拡張機能で書いたものが、

$(OBJDIR)/%.o: $(SRCDIR)/%.cpp

です。

Comments

[AdultMr.]

ありがとうございます！
無事に望む形で動作することが確認できました！
なぜこのような形だと望む形になり、私が書いたMakefileだと動かないのか、勉強させていただきます…。

[AdultMr.]

Makefileにおいて、%.o: %.cのように書くと、%には同じ名称のファイル名のものが代入されるようなイメージで正しいのでしょうか…？

$(OBJDIR)/%.o: $(SRCDIR)/%.cpp
$(CC) $(CFLAGS) $(INCLUDE) -o $@ -c $<

と記載すると、OBJDIR内の全てのobjファイルがそれぞれターゲットになり、SRCDIR内にある、同一名称のcppファイルのみが依存ファイルになっていると考えています。
そのため、上記のような印象を受けました…。
表現がうまくできず、申し訳ございません。

[hidezzz]

入れ違いで回答に追記してしまいました。
追記で疑問が解決していなければまたコメントください。

[AdultMr.]

詳細に教えていただき、大変ありがとうございます。
おかげさまで、内容の理解をすることができました。
丁寧な解説、本当にありがとうございました！