VHDLを用いたビット数の変換

Question

FPGA初学者です。
VHDLを用いた簡単な回路の作成を行っています。
単純な質問なのですが、
デジタル入力された2bitsの信号を16bitsに読みかえるにはどのような方法があるでしょうか。
入力されたデータ型は std_logic_vector(1 downto 0) ですが、これを、std_logic_vector(15 downto 0)に変換したいのです。

初歩的で申し訳ありませんが、どうぞご教授ください。

Answer 1

その２bitをどういう法則で16bitに変換するんでしょうか
それがはっきりすれば、2bit程度ならテーブル作ればいいという話になりますが

---

そのまんま読めばいいというはなしなら、

val16 <= "0000000000" & val2;

とかなんとか

Comments

[退会済みユーザー]

どうもありがとうございます。
混乱した状態で質問したため質問の体裁をなしていなかったかもしれません。
単にゼロで埋めて対処できそうでしたので今回はこれで解決です。
ありがとうございました。