質問をすることでしか得られない、回答やアドバイスがある。

15分調べてもわからないことは、質問しよう!

ただいまの
回答率

90.75%

  • Verilog

    13questions

verilogでmoduleをインスタンス化した時にSyntax Error

解決済

回答 2

投稿 編集

  • 評価
  • クリップ 0
  • VIEW 107

ijuya_yika

score 30

 前提・実現したいこと

以下のベリログのコードでdecodeというmoduleをインスタンス化した時にエラーになるのですが何が原因なのでしょうか? 
decodeモジュールでは16bitinstr1r2に分けるという動作をしたいです


調べた所always@の中にモジュールのインスタンス化をするとエラーが起きるそうなので、alwaysの外に移動してみたのですが、今度はPort 1 (inst) of decode expects 1 bits, got 16.というエラーに遭遇しました。 

 発生している問題・エラーメッセージ

syntax error 

 該当のソースコード

`define WORD        [15:0]
`define MEMORY [65536-1:0]


module Processor(reset, clock);
    input reset, clock;
    reg `WORD pc;
    reg `WORD inst;

    reg `WORD instructions `MEMORY;

    wire `WORD r1;
    wire `WORD r2;

    decode d( inst, r1,  r2 );
    always @(posedge clock) begin
            pc = pc + 1;
            inst = instructions[pc];


            $display("reg1 %d\t reg2 %d\n", r1, r2);
            $display("pc = %d\n", pc);
            $display("instuctions[pc] = %x\n", instructions[pc]);
   end




    always @(reset) begin
        pc = 0;
        $readmemh0(instructions, 0, 65535);
    end 


endmodule

module decode(inst, r1, r2);
    input `WORD inst;
    output [7:0] r1, r2;

    r1 = inst[15:8];
    r2 = inst[7:0];
endmodule 



module testbench;

    reg clock;
    reg reset;
    wire halt;

    Processor proc(.clock(clock), .reset(reset));

    initial begin
        reset <= 1;
        #1;
        reset <= 0;
        #1;
        repeat (1<<15) begin
            clock <= 1;
            #1;
            clock <= 0;
            #1;
        end
    end
endmodule
  • 気になる質問をクリップする

    クリップした質問は、後からいつでもマイページで確認できます。

    またクリップした質問に回答があった際、通知やメールを受け取ることができます。

    クリップを取り消します

  • 良い質問の評価を上げる

    以下のような質問は評価を上げましょう

    • 質問内容が明確
    • 自分も答えを知りたい
    • 質問者以外のユーザにも役立つ

    評価が高い質問は、TOPページの「注目」タブのフィードに表示されやすくなります。

    質問の評価を上げたことを取り消します

  • 評価を下げられる数の上限に達しました

    評価を下げることができません

    • 1日5回まで評価を下げられます
    • 1日に1ユーザに対して2回まで評価を下げられます

    質問の評価を下げる

    teratailでは下記のような質問を「具体的に困っていることがない質問」、「サイトポリシーに違反する質問」と定義し、推奨していません。

    • プログラミングに関係のない質問
    • やってほしいことだけを記載した丸投げの質問
    • 問題・課題が含まれていない質問
    • 意図的に内容が抹消された質問
    • 広告と受け取られるような投稿

    評価が下がると、TOPページの「アクティブ」「注目」タブのフィードに表示されにくくなります。

    質問の評価を下げたことを取り消します

    この機能は開放されていません

    評価を下げる条件を満たしてません

    評価を下げる理由を選択してください

    詳細な説明はこちら

    上記に当てはまらず、質問内容が明確になっていない質問には「情報の追加・修正依頼」機能からコメントをしてください。

    質問の評価を下げる機能の利用条件

    この機能を利用するためには、以下の事項を行う必要があります。

回答 2

checkベストアンサー

+1

インスタンスは永続的に存在するもので、always の中には、clock のedgeが変化したときの動作を記述します。clockの変化によってインスタンスが消えたり生成されたりを繰り返すわけではないので、alwaysの中でインスタンス化を宣言することはできません。
インスタンスの機能、この例では、16bitを分解する動作は、インスタンスの内部でclockの変化に伴う動作として定義ます。
その部分だけを短く書けば、
インスタンス化部分.. 

decode d(..) ;
always @(posedge clock) .. 


decodeでの動作定義

module decode(clock,..) ;
    always @(posedge clock) ..


全体としては以下のように直しました。
気に入ったら解決済、best answerお願いしますね。

`timescale 1ns / 1ns
`define WORD 16
//`define MEMORY 65536
`define MEMORY 32

module Processor(reset, clock,r1,r2);
    input reset, clock;
    output [`WORD/2-1:0] r1, r2 ;
    reg [`WORD-1:0] pc,inst ;
    reg [`WORD-1:0] instructions [`MEMORY-1:0];

    //wire [`WORD-1:0] r1,r2 ;

    decode d(.clock(clock),.inst(inst), .r1(r1),  .r2(r2));
    always @(posedge clock) pc <= (reset)?16'h0:(pc+1) ;
    always @(posedge clock) inst = instructions[pc];
    initial $readmemh0(instructions, 0, `MEMORY);

endmodule

module decode(clock,inst, r1, r2);
    input clock ;
    input [`WORD-1:0] inst;
    output reg [`WORD/2-1:0] r1, r2;
//    reg [`WORD/2-1:0] r1,r2 ;
//    always @(posedge clock) {r1,r2} <= inst ;
    always @(posedge clock) r1 <= inst[`WORD-1:`WORD/2];
    always @(posedge clock) r2 <= inst[`WORD/2-1:0];
endmodule
module testbench;
    reg clock;
    initial clock = 0 ;
    always clock = #1 ~clock ;

    reg reset;
    initial begin
        #0 ;reset = 0 ;
        #1 ;reset = 1 ;
    end

    wire [`WORD/2-1:0] r1, r2 ;
    Processor proc(.clock(clock), .reset(reset), .r1(r1),.r2(r2));
endmodule // testbench

投稿

  • 回答の評価を上げる

    以下のような回答は評価を上げましょう

    • 正しい回答
    • わかりやすい回答
    • ためになる回答

    評価が高い回答ほどページの上位に表示されます。

  • 回答の評価を下げる

    下記のような回答は推奨されていません。

    • 間違っている回答
    • 質問の回答になっていない投稿
    • スパムや攻撃的な表現を用いた投稿

    評価を下げる際はその理由を明確に伝え、適切な回答に修正してもらいましょう。

  • 2018/04/29 02:12

    コメントありがとうございます。
    r1, r2がtestbenchでnet型で定義されてますがregのままだとなぜいけないのでしょうか? あとprocessor内でwireとして定義しても良いのでしょうか?

    キャンセル

  • 2018/04/29 09:50

    regにできます。

    別のレジスタのインスタンスになります。従って、decode のr1をtestbenchのr1に代入する動作を記述する必要があります。
     test benchで、
    wire [`WORD/2-1:0] r1_tmp ;
    Processor proc(...,.r1(r1_tmp));
    always @(posedge clock) r1 <= r1_temp ;

    1つのr1をdecode階層とtestbench階層で2回インスタンス化することはできません。1つのインスタンスを異なる階層(同じ階層でも)で別名/alias的または、union 的に命名することは文法的に考慮されていません。

    レジスタインスタンスを使わない実装もあります。その場合、配線だけで、clockに合わせて代入するべきレジスタがないし、clockに関係なくつねにdecodeされるので、wire だけで、always は不要になります。例えば、
     wire [`WORD/2-1:0] r1,r2 ;
    assign {r1,r2} = inst ;
    ... 配線には、別名をつけることがどれだけでもできます。

    キャンセル

0

書籍「Verilog‐HDLによる論理合成の基礎―合成に向いたコーディングを考える」を参考にしてみましょう。verilogの文法の中で、普通に必要な部分がわかりやすく説明されています。

投稿

  • 回答の評価を上げる

    以下のような回答は評価を上げましょう

    • 正しい回答
    • わかりやすい回答
    • ためになる回答

    評価が高い回答ほどページの上位に表示されます。

  • 回答の評価を下げる

    下記のような回答は推奨されていません。

    • 間違っている回答
    • 質問の回答になっていない投稿
    • スパムや攻撃的な表現を用いた投稿

    評価を下げる際はその理由を明確に伝え、適切な回答に修正してもらいましょう。

15分調べてもわからないことは、teratailで質問しよう!

  • ただいまの回答率 90.75%
  • 質問をまとめることで、思考を整理して素早く解決
  • テンプレート機能で、簡単に質問をまとめられる

関連した質問

同じタグがついた質問を見る

  • Verilog

    13questions