ロード命令実行時のアドレス計算についての質問

Question

ロード命令が実行されるときの動作のイメージができておらず、どなたか教えていただけないでしょうか。
長文の質問となってしまい申し訳ありません。

プロセッサ構成は、IF,ID,EX,MA,WBステージの5段パイプラインRISCプロセッサを想定しています。

** 【ロード命令実行時】**
EXステージでアドレス計算を行った結果(addr)をMAステージに渡してSDRAMにアクセスに使用されると思います。

[質問1]その際のaddrは既に物理アドレスとなっているのでしょうか。
[質問2]それとも、MAステージでのaddrは論理アドレスでaddrから目的の物理アドレスを得る処理を行うものなのでしょうか。
[質問3]プロセッサ側視点でのほしいデータのアドレス(論理アドレス)をそのままSDRAMへ送ってるわけではないと思うのですが、どこで"論理アドレス⇒物理アドレス"の変換を行っているのでしょうか。
[質問4]全体としてプロセッサのパイプライン中のどこまで論理アドレスを使用し、どこからが物理アドレスを使用するのでしょうか

[質問5]
また自分の認知の確認なのですが、ロード命令実行時にSDRAMに対して送信する情報は
1.欲しいデータのアドレス
2.読み出したいサイズ
3.読み出し要求(read enable)
と認識しているのですが合っていますでしょうか。

当方、このあたりの知識がほとんど固まっておらず無知な質問で申し訳ありません。
どなたかよろしくお願いいたします。

Comments

[pepperleaf]

プロセッサの構成はともかく、プロセッサとSDRAMはどのように接続されるのでしょうか?
直結? それとも、MMUなどが入るのでしょうか?
また、プロセッサのバス幅と、SDRAMのバス幅はどうなってるのでしょうか?
既に回答のあるように、プロセッサの内部は、基本、論理アドレスでしょうが。

Answer 1

あまりに説明不足ですが、一般論として、論理アドレスから物理アドレスに変換するヤツはMMUです
CPUから出すアドレスはすべて論理アドレスです。そうじゃないと破綻します

んでもひとつ、CPUはアクセス先がSDRAMとかSRAMだとかフラッシュメモリだとか（ひるがえってディスクアクセスだろーが）はしったこっちゃありません
それもまた、MMU、あるいはメモリコントローラのたぐいがうまくします

＃そりゃーあなたの設計が一般的なアーキテクチャじゃなくベツモノの場合はこの限りではないでしょう