makefileの書き方に関して

Question

すみません、makefile初心者です。

$(SRCS:.cpp=.o)
上記の意味合いについてご教示頂けると幸いです。

VVV := $(subst $(XXX),$(CCC), $(SRCS:.cpp=.o))

こんな感じで置換をしている様なのですが、
対象となるファイルのcppをoに読み替えている様な感じなのかと思いつつ、
詳しい方に聞いてみたいです。

宜しくお願いします。

Answer 1

マニュアルを読むとたいへん参考になるのでおすすめです。
(とは言え、この場合はマニュアルの中から該当箇所を探すのは簡単ではないですね)

https://www.gnu.org/software/make/manual/html_node/Substitution-Refs.html#Substitution-Refs

It has the form ‘$(var:a=b)’ (or ‘${var:a=b}’) and its meaning is to take the value of the variable var, replace every a at the end of a word with b in that value, and substitute the resulting string.

変数の値の各項目のサフィックスを置換します。