質問編集履歴
2
内容の修正
test
CHANGED
|
File without changes
|
test
CHANGED
|
@@ -1,13 +1,9 @@
|
|
|
1
1
|
VivadoHLSを用いて高位合成をしています。
|
|
2
2
|
|
|
3
|
-
Cのシュミレーションと合成は通ったのですが，RTLのシュミレーションを実行しても一向に終わりません．
|
|
3
|
+
Cのシュミレーションと合成は通ったのですが，RTL(Verilog)のシュミレーションを実行しても一向に終わりません．
|
|
4
|
-
|
|
5
|
-
画像のようなところから全く進みません。
|
|
6
|
-
|
|
7
|
-
解決策が分かるかたは教えてください。
|
|
8
|
-
|
|
9
|
-
よろしくお願いします。
|
|
10
4
|
|
|
11
5
|
|
|
12
6
|
|
|
13
|
-
|
|
7
|
+
原因として何が考えられますか？
|
|
8
|
+
|
|
9
|
+
分かる方は教えてください．
|
1
書式の改善
test
CHANGED
|
File without changes
|
test
CHANGED
|
@@ -2,10 +2,12 @@
|
|
|
2
2
|
|
|
3
3
|
Cのシュミレーションと合成は通ったのですが，RTLのシュミレーションを実行しても一向に終わりません．
|
|
4
4
|
|
|
5
|
-
|
|
5
|
+
画像のようなところから全く進みません。
|
|
6
|
+
|
|
7
|
+
解決策が分かるかたは教えてください。
|
|
8
|
+
|
|
9
|
+
よろしくお願いします。
|
|
6
10
|
|
|
7
11
|
|
|
8
12
|
|
|
9
|
-
|
|
13
|
+
|
|
10
|
-
|
|
11
|
-
よろしくお願いします．
|