質問をすることでしか得られない、回答やアドバイスがある。

15分調べてもわからないことは、質問しよう!

新規登録して質問してみよう
ただいま回答率
87.20%
Verilog

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

HDL

HDL(ハードウェア記述言語)は、デジタル回路の設計などを行うための記述言語です。プログラミング言語に似ており、回路の設計や構成を記述することが可能。VHDL/Verilog HDL/SFLなどのHDLが広く使用されています。

受付中

5to1マルチプレクサの実装

tedmosby
tedmosby

総合スコア0

Verilog

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

HDL

HDL(ハードウェア記述言語)は、デジタル回路の設計などを行うための記述言語です。プログラミング言語に似ており、回路の設計や構成を記述することが可能。VHDL/Verilog HDL/SFLなどのHDLが広く使用されています。

1回答

0評価

0クリップ

1002閲覧

投稿2020/10/10 04:53

現在iverilogでマルチプレクサの実装をしています。
以下のように2to1マルチプレクサを実装できたのですが、
次に「各入力が3ビット幅の5to1マルチプレクサ」を実装しようとしているのですが、そもそもの動作からわかりません。
どなたか教えていただきたいです。

mux2to1.v

// 2:1マルチプレクサ // LEDモジュールを利用 module control_led(switch, led); input switch; output led; assign led=switch; endmodule module mux_lbit_2to1(X, Y, S, Q); input X, Y, S; output Q; assign Q=(~S & X) | (S & Y); endmodule module mux2to1_led(sw, led); input [2:0] sw; output led; wire w; mux_lbit_2to1 MUX(sw[2], sw[1], sw[0], w); control_led LED(w, led); endmodule module mux2to1_test(); reg [2:0] sw; wire led; mux2to1_led MUX(sw, led); initial begin sw[0]=1; sw[1]=1; sw[2]=0; #10 sw[0]=0; sw[1]=1; sw[2]=0; #10 $finish; end initial begin $monitor("X=%d, Y=%d, Switch=%d, LED=%d", sw[1], sw[2], sw[0], led); $dumpfile("mux2to1_test.vcd"); $dumpvars(0, mux2to1_test); end endmodule

良い質問の評価を上げる

以下のような質問は評価を上げましょう

  • 質問内容が明確
  • 自分も答えを知りたい
  • 質問者以外のユーザにも役立つ

評価が高い質問は、TOPページの「注目」タブのフィードに表示されやすくなります。

気になる質問をクリップする

クリップした質問は、後からいつでもマイページで確認できます。

またクリップした質問に回答があった際、通知やメールを受け取ることができます。

teratailでは下記のような質問を「具体的に困っていることがない質問」、「サイトポリシーに違反する質問」と定義し、推奨していません。

  • プログラミングに関係のない質問
  • やってほしいことだけを記載した丸投げの質問
  • 問題・課題が含まれていない質問
  • 意図的に内容が抹消された質問
  • 過去に投稿した質問と同じ内容の質問
  • 広告と受け取られるような投稿

評価を下げると、トップページの「アクティブ」「注目」タブのフィードに表示されにくくなります。

まだ回答がついていません

会員登録して回答してみよう

15分調べてもわからないことは
teratailで質問しよう!

ただいまの回答率
87.20%

質問をまとめることで
思考を整理して素早く解決

テンプレート機能で
簡単に質問をまとめる

質問する

関連した質問

同じタグがついた質問を見る

Verilog

Verilogは、デジタル回路設計用の論理シミュレータ。また、ハードウェアの電子回路設計の際に用いるハードウェア記述言語を指すこともあります。両者を見分けるために、言語を「Verilog-HDL」と呼ぶ場合もあります。

HDL

HDL(ハードウェア記述言語)は、デジタル回路の設計などを行うための記述言語です。プログラミング言語に似ており、回路の設計や構成を記述することが可能。VHDL/Verilog HDL/SFLなどのHDLが広く使用されています。