FPGAでクロック信号の遅延をさせることはできますか？

Question

前提・実現したいこと

FPGA初心者ですが
1つ目にFPGAを使ってクロック信号を生成することはできますか？
2つ目にFPGAを用いてクロック時間を遅延させる方法を探しています。

クロック信号生成回路→一定時間遅延→出力ということはできますでしょうか？

Answer 1

1つのFPGAでできます。
数クロック遅延させることも、
1/64 クロック遅延させることもできます。

Answer 2

イマドキのFPGAにはたいてい発振回路が実装されてるんで、そこからクロックを生成することは出来ます

クロックの周波数、どれだけ遅延させるかによりますが、まあ、出来ないことはない、というところでしょうね。