vivado hlsでテストベンチを使って高位合成を行いたいのですが・・・

Question

vivado hlsを使って高位合成を試みているのですがテストベンチがなくてはいけないと表示されました。
ここで質問なのですがテストベンチを作らなくても高位合成を行う方法はないでしょうか？
またVerilogなどの言語でテストベンチを書かなくてもＣＬＫのタイミングやレジスタを簡単に設定する方法はないでしょうか？
どうかよろしくお願いします。

Answer 1

テストベンチは実質的には存在しない状態でも合成できます。
int main(int argc, char **argv) {
return 0 ;
}
とすればいいのです。CでテストせずにRTLレベルでの挙動を見ながらdebugしたい　という希望だと思いますが、それは余計に遠回りです。

verilogを書かなくても値を設定する方法はありますが、verilog書くより面倒です。
そこでverilogで簡単に書く方法で、行きませんか？

`timescale 1ps / 1ps
module test;
reg clk ;
initial begin
＃5000 ;clk=1 ;
＃5000 ;clk=0 ;
end
endmodule
と書くと100MHzのclkが作れます。

ぶっちゃけ、信号直接制御だと、Cのプログラムがvoid func(int a,int b, int &x) { x=a+b;}であっても、一般にap_start等の制御が必要で初心者には余計に面倒です。
test benchで、
a=1;b=1;func(a,b,x);if( x != a+b) return 1 ;
としてsim結果をHLSで眺めた方が楽です。funcの中身がながっちいときは、
合成用のfuncHと全く内容は同じtest用のfuncSを用意して、結果を比較します。
void funcH(int a,int b,int &x) {x=a+b;}
void funcS(int a,int b,int &x) {x=a+b;}
で結果をxH, xSに入れます。
a=1;b=2;funcH(a,b,xH);funcS(a,b,xS);if(xH != xS) retrn 1 ;
でxHとxSを比較します。

Comments

[carnage0216]

どうもありがとうございます。
最近はOPENCVとザイリンクスが共同して画像処理のオープンソースなどを出していますね。
gm300さんはFPGAでOPENCVなどを使って画像処理をされるのでしょうか？

[gm300]

画像は本業では行っていません。OpenCVは本を読んだくらい。
本業は、通信、計算の高速処理です。

[gm300]

ついでに。答えが気に入ったら、何か評価くださいね。

[carnage0216]

高評価をつけさせていただきました。
計算の高速処理とはGPUでの計算ですか？

[gm300]

FPGA使っています。GPUは使ったことないです。
FPGAで計算エレメント一個あたりで高い計算能力を実現するのは難しいのですが、その分へテロで並列度上げることができます。チップ全体で実現している処理量がショボイこともありますが、与えられた電力バジェットでは、高くできることもあります。

まあ初めの質問とは関係無いですね。無理にそこにつなげるとすると、FPGAでは、ものすごく沢山のメモリチャネルを持つような設計できます。strcmp(a,x0),strcmp(a.,x1), ..strcmp(a,xN)みたいな。しかしながら注意しないと、実はホストプロセッサとの通信がボトルネックになっていたり、AXIのバスの構造が欲張りすぎで速度が出ない場合があります。その部分をCで推測したり、希望的な高性能な回路構成を得るのは簡単ではないです。実際のツールの実行結果を見ながら、折れ合いを探すのが現実的な気がします。
.. ってわけで、おとなしくsimしましょう。

[carnage0216]

ちなみに、FPGAよりもGPUのほうが処理速度も高いと聞きます。（画像処理や機械学習に置いて）
回答者様は、GPUを今後使わないのでしょうか？
FPGAの中にGPUを搭載したものも性能が良いみたいです。

[gm300]

初めの質問とは関係ないので、止めましょう。

[carnage0216]

質問とは違うことを聞いてしまい申し訳ありませんでした。
どうもありがとうございます。