不特定多数の入力ファイルを相手にしたMakefile

Question

現在抱えている定型業務の中に、不特定数の多数の入力ファイルから出力を得なければならないプロセスがあります。makeプログラムを使って時間やコンピュータ資源を無駄にすることなく出力を得ることはできないか考えています。

###前提・実現したいこと
手元に以下の3パターンのいずれかに合致するファイル名を持つ多数のファイルがあります。

aX_bY.txt
aX.txt
bY.txt

ここでX,Yは任意の数字になります。どのような数字がくるかはケースバイケースです。たとえば次のような感じになっています。

a1_b1.txt
a1_b20.txt
a2_b3.txt
a3_b20.txt
a3_b35.txt
a1.txt
a2.txt
a3.txt
b1.txt
b20.txt
b3.txt
b35.txt

これら3タイプのファイルを入力元とした計算を行い結果を標準出力に書き出すプログラム(prog)があり、これを用いて、

prog a1_b1.txt  a1.txt b1.txt  > output_a1_b1.txt
prog a1_b20.txt a1.txt b20.txt > output_a1_b20.txt
prog a2_b3.txt  a2.txt b3.txt  > output_a2_b3.txt
...（以下同文）
finalprog output_*.txt > final.txt

のような感じで出力ファイルを作らなければなりません。

入力ファイルは時々更新されたり追加されたりします。それに応じてoutput_*.txtもfinal.txtも再作成される必要があります。
ここで、progの実行には非常に時間がかかるので、入出力ファイルの更新時間をチェックして再作成が必要な組み合わせについてのみ実行したいのです。

こうした処理をうまくさばくMakefileの書き方はないものでしょうか？

###試したこと
output_*.txtの更新にあたって、aX.txtやbY.txtの存在を考慮しないでよいなら、

output_%.txt : %.txt
  prog $^ > $@

のようなパターンルールを一つ書けばいいと思いますが、本件では2種類のワイルドカードが出てくるのでこれは使えません（と理解しています）

今は、以下のような内容のMakefileをperlで都度生成してMakeを呼び出すということをやっています。

output_a1_b1.txt : a1_b1.txt a1.txt b1.txt
  prog $^ > $@
output_a1_b20.txt : a1_b20.txt a1.txt b20.txt
  prog $^ > $@
...
以下延々とすべての組み合わせについて続く。  

実際には上でprogを呼び出すとした箇所はもっと複雑で、Makefileも膨大なサイズになってしまっています。
いちどMakefileができてしまえば一応動くのですが、こんご処理過程の変更が加わる可能性もあり、この泥臭い方法ではその見直しも面倒なものになりそうだと危惧しています。

###補足情報(言語/FW/ツール等のバージョンなど)
ubuntu 14.04
GNU make 3.81

Answer 1

ずいぶん昔の質問になってしまいましたが、いろいろ調べた結果、この件はforeach関数を使って対処するのが私の要求に最も近い結果を生むとの結論に達しました。

SRC:=a b c d
TARGET: a.x b.x c.x d.x

define ex
$(1).x : $(1)
        @echo xx $(1)
endef

.PHONY: all


all : $(TARGET)

$(foreach t, $(SRC), $(eval $(call ex, $(t))))

実際には、TARGETを与えるところを変数化して都度コマンドラインから与えることとなり、そのようなshスクリプトなりperlスクリプトなりを用意することになりますが、それほど面倒な話ではなさそうです。

Answer 2

タイトルに沿った内容ではありませんが……
makeは使わずに、Perlで
・各ファイルのタイムスタンプを取得する
・必要に応じてprogやfinalprogを実行する
・必要に応じてログを出力する
も含めて全部やるという方針もあるかもしれません。